About this role
* 測試開發：依 spec 與 verification plan，以 SystemVerilog 撰寫並執行 test case，驗證 USB controller、sensor interface、ISP、encoder 與周邊模組功能。 * Regression 與 Debug：每日執行 regression，用 Verdi 追波形定位問題，整理重現步驟回報設計端並追蹤至結案。 * 驗證環境維護：在資深工程師指導下擴充 UVM testbench，撰寫 sequence、checker 與 assertion。 * Coverage 收斂：分析 functional / code coverage，補寫測試以提升覆蓋率。 * AI 協作與自動化：以 Claude 等 AI 工具搭配 Python / Perl，加速測試項目草稿、程式撰寫與 log 分析，並負責 review 與驗證 AI 產出的正確性。 * 文件與跨團隊協作：維護驗證文件，與 design、firmware、validation 團隊釐清規格疑義，逐步建立 SoC 系統觀。