Now hiring

Ingénieur Vérification Asic R&D (F/H) (Les Clayes-sous-Bois, FR) @ ATOS International

Les Clayes-sous-Bois, FROnsiteFull-time
Apply with ResuMinder

Opens on the employer's site

About this role

<p> </p> <p><span style="font-family:tahoma, arial, helvetica, sans-serif"><strong>Bull</strong> is a story. One with a century of European innovation and a working environment where experts design powerful, sustainable, and sovereign digital solutions, enabling states and industries to retain full control over their data and their AI.</span></p> <p><span style="font-family:tahoma, arial, helvetica, sans-serif"><strong>Bull</strong> is also thousands of engineers, researchers and passionate tech people shaping the future of high-performance computing, AI, and quantum technologies.</span></p> <p><span style="font-family:tahoma, arial, helvetica, sans-serif">Every day, our teams push the boundaries of what is technologically possible – from next-generation HPC architectures to exascale supercomputers – supported by world-class R&amp;D, more than 1,600 patents, and unique end-to-end capabilities spanning <strong>hardware design, software engineering, data science and quantum research. </strong>We are a people-centric, innovation-driven company, where collaboration spans Europe, the Americas and India. We share a common vision of a responsible and sustainable innovation that delivers concrete impact for our customers.</span></p><p style="text-align:justify"> </p> <p style="text-align:justify"><span style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt">Dans le cadre de développement d’ASIC de types contrôleur réseau, routeur, contrôleur de cohérence de cache et processeur à destination des serveurs haut de gamme et haute performance Bull (serveurs « big data » et « exascale »), la mission consiste à participer à la vérification d’un ASIC complexe en utilisant les méthodologies de vérification fonctionnelle « Constraint-Random, Coverage Driven » sous-jacentes au standard de <strong>vérification UVM.</strong></span></p> <p style="text-align:justify"> </p> <p style="text-align:justify"><span style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt"><strong><span style="text-decoration:underline">Vos missions</span> : </strong></span></p> <ul style="list-style-type:disc;text-align:justify"> <li style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt"><span style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt">Acquérir la connaissance de l&apos;architecture et la microarchitecture de l’ASIC en étudiant les spécifications et en interagissant avec les équipes d’architecture et de design logique.</span></li> <li style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt"><span style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt">Rédaction des spécifications de vérification.</span></li> <li style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt"><span style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt">Rédaction des plans de test en étroite collaboration avec l’équipe design logique.</span></li> <li style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt"><span style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt">Développement des environnements de vérification (UVM-SystemVerilog/C++), les tests et les modèles de couverture</span></li> <li style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt"><span style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt">Suivre, analyser et debugger les erreurs de simulation.</span></li> <li style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt"><span style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt">Suivre et analyser les résultats couverture des simulations pour améliorer les tests en conséquence et ainsi atteindre les objectifs de couverture dans les délais impartis.</span></li> </ul> <p style="text-align:justify"> </p> <p style="text-align:justify"><span style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt"><strong><span style="text-decoration:underline">Votre profil</span> :</strong></span></p> <ul style="list-style-type:disc;text-align:justify"> <li style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt"><span style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt">Expérience concrète et réussie à la vérification de SoC/ASIC et IP complexes.</span></li> <li style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt"><span style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt">Experience avec la méthodologie de vérification UVM.</span></li> <li style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt"><span style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt">Expérience en développement d’environnements de vérification Constraint-Random/Coverage-Driven en SystemVerilog/C++ (drivers/ monitors, tests aléatoires contraints, checkers auto-vérifiants et modèle de couverture en SystemVerilog-Covergrourp/SVA) et maitrise de la programmation orientée objet</span></li> <li style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt"><span style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt">Connaissance des outils de simulation et de suivi de couverture</span></li> <li style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt"><span style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt">Efficacité dans la résolution de problèmes par l’identification rapide de leur cause fondamentale et par l’élaboration de correctifs ou contournements.</span></li> </ul> <p style="text-align:justify"> </p> <p style="text-align:justify"><span style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt"><strong><span style="text-decoration:underline">Vos compétences personnelles</span> </strong></span></p> <ul style="list-style-type:disc;text-align:justify"> <li style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt"><span style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt">Un bon relationnel : Excellentes compétences en communication verbale et écrite. Vous savez passer d’une tâche à l’autre et gérer les interruptions ; </span></li> <li style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt"><span style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt">Un esprit d&apos;équipe : Capacité à travailler de manière collaborative avec des équipes. Vous savez travailler au plus près des développeurs tout en gardant votre libre arbitre ; </span></li> <li style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt"><span style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt">Une capacité à switcher du français à l’anglais en temps réel et de manière professionnelle dans le cadre d&apos;animation d’ateliers, de réunions, de rédaction des documents techniques et de comptes-rendus de réunions.</span></li> </ul> <p style="text-align:justify"> </p> <p style="text-align:justify"><span style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt"><strong><span style="text-decoration:underline">Pourquoi nous rejoindre</span> :</strong></span></p> <ul style="list-style-type:disc;text-align:justify"> <li style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt"><span style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt">Un plan d&apos;accès aux formations sur mesure et certifiantes ;</span></li> <li style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt"><span style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt">Télétravail possible à hauteur de 60% du temps de travail ;</span></li> <li style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt"><span style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt">L’accompagnement et suivi de votre évolution professionnelle ;</span></li> <li style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt"><span style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt">Nombreux événements dans des lieux privatisés.</span></li> </ul> <p style="text-align:justify"> </p> <p style="text-align:justify"><span style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt"><strong>Mais Aussi...</strong></span></p> <ul style="list-style-type:disc;text-align:justify"> <li style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt"><span style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt">Un package compétitif de rémunération (nombreuses primes : cooptations, projets, etc..) ;</span></li> <li style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt"><span style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt">De beaux locaux spacieux dans le respect de notre politique Green IT, où il fait bon vivre et où l’on a envie de travailler ;</span></li> <li style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt"><span style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt">Mutuelle d’entreprise, compte épargne temps, compte personnel formation ;</span></li> <li style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt"><span style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt">Comité d’entreprise, activités et animation locale ;</span></li> <li style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt"><span style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt">Participation, intéressement et actionnariat salarié.</span></li> </ul> <p style="text-align:justify"> </p> <p style="text-align:justify"><span style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt"><strong>Alors, prêt à relever le défi ?</strong></span></p> <p style="text-align:justify"><span style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt">Vous n&apos;êtes pas loin du but, <strong>GO</strong> ! <strong>Postulez</strong> !</span></p> <p style="text-align:justify"> </p> <p style="text-align:justify"><span style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt"><strong><span style="text-decoration:underline">Voici la suite de l’aventure</span> :</strong></span></p> <ul style="list-style-type:disc"> <li style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt;text-align:justify"><span style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt">Si votre profil correspond aux exigences, notre équipe recrutement vous contactera pour faire connaissance et discuter de l’opportunité ;</span></li> <li style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt;text-align:justify"><span style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt">Vous aurez ensuite un ou deux entretiens opérationnels avec le responsable.</span></li> </ul> <h1 style="font-family:tahoma, arial, helvetica, sans-serif;font-size:14.0pt;text-align:justify"><span style="font-family:tahoma, arial, helvetica, sans-serif;font-size:12.0pt;color:white">#Eviden</span></h1><p> </p> <p><span style="font-family:tahoma, arial, helvetica, sans-serif"><em>Here, your ideas, your curiosity and your technical excellence directly shape the next era of advanced computing - unlocking enterprise value, accelerating scientific progress and driving positive impact for society.</em></span></p>

Ready to apply?

Install the ResuMinder extension and we'll auto-fill the application in seconds — no rewriting.

See how your CV scores